1. TỔNG QUAN KIẾN TRÚC PHẦN CỨNG & NGUYÊN LÝ NGUỒN (POWER TREE) JABRA SPEAK2 75
Jabra Speak2 75 là thiết bị loa hội nghị di động chuẩn doanh nghiệp, sở hữu cấu trúc phần cứng âm thanh kỹ thuật số mật độ cao. Để xử lý triệt để các sự cố âm thanh như lệch pha mảng micro (Beamforming degradation) hoặc nhiễu rò tần số thấp/méo dạng dải cao (acoustic crackling/hissing), kỹ sư vi mạch bắt buộc phải nắm rõ sơ đồ phân phối điện áp (Power Tree) và luồng tín hiệu (Signal Flow) nội bộ của thiết bị.
[CỔNG USB-C (5V/9V VBUS)]
│
▼
[TI BQ25895 / BQ25619 CHARGER IC]
│
┌───────────────────┴───────────────────┐
▼ ▼
[PIN LI-ION 3.7V / 4.2V] [ĐƯỜNG NGUỒN SYSTEM VSYS]
│
┌──────────────────────┬──────────────────────┼──────────────────────┐
▼ ▼ ▼ ▼
[TI TPS61280] [TI TPS62088] [LDO TPS7A8300] [LDO TLV75518]
(Boost Pump) (Step-Down Buck) (Ultra-Low Noise) (Low Noise LDO)
│ │ │ │
▼ ▼ ▼ ▼
PVDD 11.0V VDD_CORE 1.2V VDD_CODEC 3.3V VDD_MIC 1.8V
(Cirrus Logic (DSP / SoC Core) (Cirrus CS47L35) (4x MEMS Micro)
Class-D Amp)1.1. Sơ đồ Phân phối Điện áp Chi tiết (Power Distribution Network)
Hệ thống quản lý nguồn của Jabra Speak2 75 được thiết kế dựa trên cấu trúc NVDC (Narrow Voltage DC) nhằm tối ưu hóa hiệu suất giữa nguồn USB-C VBUS và khối Pin Li-ion (3.7V nominal, 4.2V max charge):
VBUS (5.0V / 9.0V): Nhận nguồn từ cổng USB Type-C qua giao thức USB-PD hoặc 5V Standard. Được bảo vệ bởi IC cầu chì điện tử và diode TVS chống quá áp/xung tĩnh điện (ESD). VSYS / VBAT (3.0V – 4.2V): Đường nguồn hệ thống chính thoát ra từ IC Sạc Texas Instruments (TI BQ25895 / BQ25619). Đường này vừa sạc Cell pin Li-ion 4700mAh vừa cấp nguồn đầu vào cho toàn bộ các bộ chuyển đổi DC-DC thứ cấp. PVDD (11.0V Boosted): Điểm nguồn công suất cao. Sử dụng IC Boost Converter tích hợp (hoặc mạch Boost nội bộ của Ampli Class-D Cirrus Logic) đẩy từ VSYS (3.7V) lên 11.0V DC với dòng đỉnh tức thời lên tới 3.5A, cấp riêng cho tầng công suất khuếch đại Loa. VDD_CORE (1.2V DC): Cấp nguồn lõi cho vi xử lý DSP XMOS / ARM Cortex-M4 và IC Bluetooth SoC. Sử dụng IC Synchronous Step-Down Buck TI TPS62088 hoạt động ở tần số chuyển mạch 2.4MHz. VDD_SYS / VDD_IO (3.3V DC): Cấp nguồn logic cho bộ nhớ Flash SPI, giao tiếp I2C, LED Ring RGB và mạch giao tiếp USB controller. VDDA_CODEC (3.3V Low-Noise): Nguồn Analog sạch được hạ áp từ VSYS qua LDO độ nhiễu cực thấp (Ultra-Low Ripple LDO TI TPS7A8300) cấp cho khối DAC/ADC trong IC CODEC âm thanh Cirrus Logic. VDD_MIC (1.8V DC Clean Rail): Nguồn điện áp siêu sạch cấp riêng cho mảng 4 Micro MEMS kỹ thuật số. Nguồn này được cách ly tuyệt đối bằng hạt từ Ferrite Bead (600Ω @ 100MHz) và tụ lọc xả nhiễu ESR cực thấp (0.1µF // 4.7µF).
1.2. Bảng Bố trí Điện áp Chuẩn và Trở kháng Kỹ thuật trên Mainboard
Khi thiết bị ở trạng thái hoạt động bình thường (Power ON, không phát âm thanh), các thông số đo đạc tại các điểm kiểm tra (Test Points - TP) phải đạt chuẩn theo bảng sau:
2. PHÂN TÍCH CHUYÊN SÂU LỖI MẠNG MICRO BEAMFORMING (KỸ THUẬT SỐ I2S/TDM)
Jabra Speak2 75 tích hợp mảng 4 Micro MEMS Kỹ thuật số (Digital MEMS) xếp theo hình tròn (Uniform Circular Array - UCA) xung quanh khung vỏ thiết bị. Mảng Micro này phối hợp với thuật toán xử lý tín hiệu DSP (Acoustic Echo Cancellation - AEC, Noise Suppression - NS, và Adaptive Beamforming) để định hình búp sóng thu âm hướng về phía người nói.
Micro 1 (0°) ──────┐
Micro 2 (90°) ─────┼───► [MẠNG LỌC EMI & TỤ DỪNG DC] ───► [GIAO DIỆN TDM/I2S] ───► [DSP / CODEC]
Micro 3 (180°) ────┤ (BCLK, WCLK, DOUT) (Cirrus CS47L35)
Micro 4 (270°) ────┘2.1. Cấu trúc Giao tiếp I2S/TDM của Mảng Micro MEMS
Khác với Micro Analog truyền thống, Micro MEMS trên Jabra Speak2 75 là loại Digital Bottom-Port (mặt thu âm quay xuống lỗ thoát âm bên dưới PCB) tích hợp sẵn bộ cảm biến màng Silicon Piezoresistive, bộ tiền khuếch đại và bộ biến đổi PDM/Sigma-Delta ADC bên trong vỏ kim loại nhỏ kích thước 3.5mm × 2.65mm × 0.98mm.
Bốn Micro này truyền dữ liệu âm thanh về CODEC/DSP thông qua bus TDM (Time Division Multiplexing) hoặc 2 đường I2S kép (Dual-Line I2S) chia sẻ chung tín hiệu Xung Đồng Bộ:
BCLK (Bit Clock): Xung giữ nhịp dữ liệu bit, chạy ở tần số 3.072MHz (tương ứng với 48kHz × 32 bits × 2 channels). WCLK / LRCK (Word Clock / Frame Sync): Xung phân định khung dữ liệu âm thanh, tần số cố định 48.0kHz. DOUT_12 (Data Out 1 & 2): Đường dữ liệu nối mạng Micro 1 và Micro 2 (ghép kênh theo mép xung lên/xuống L/R). DOUT_34 (Data Out 3 & 4): Đường dữ liệu nối mạng Micro 3 và Micro 4.
2.2. Cơ chế Hiện tượng Lệch Búp Sóng (Beamforming Nulling) & Nhiễu Lặp Tần Số
Khi thiết bị gặp lỗi thu âm (người nghe đầu xa phản ánh tiếng bị nhỏ, đứt quãng, lúc nghe rõ lúc như ở dưới nước, hoặc có tiếng "xè xè" dải tần cao), nguyên nhân phần cứng chính là do Sự mất cân bằng biên độ và pha (Gain & Phase Mismatch) giữa các Micro trong mảng.
Các nguyên nhân cốt lõi bao gồm:
- Lỗi điện áp VDD_MIC sụt áp hoặc gợn nhiễu:
- Suy giảm màng cảm biến Silicon MEMS do ẩm/bụi:
- Lỗi trở kháng đường truyền BCLK/DOUT:
3. CHẨN ĐOÁN VÀ KHẮC PHỤC LỖI RÒ TIẾNG RÈ TẠI TẦNG KHUẾCH ĐẠI CLASS-D CIRRUS LOGIC
Lỗi "rò tiếng rè" (Hissing/Humming/Crackling) phát ra từ loa ngay cả khi không có tín hiệu phát nhạc là hiện tượng cực kỳ phổ biến trên các dòng loa Jabra Speak2 75 đã qua sử dụng cường độ cao. Đây là dạng hỏng hóc thuộc về tầng công suất và nguồn động PVDD.
[CIRRUS LOGIC CS35L41]
Smart Boosted Amp
│
┌─────────────┴─────────────┐
▼ ▼
[OUT_P] [OUT_N]
│ │
├───[L1: 2.2µH]───┬─────────┼───[L2: 2.2µH]───┐
│ │ │ │
│ [C1] │ [C2]
│ │ │ │
└──────[C3]───────┴─────────┴──────[C3]───────┘
│
GND
│
▼
[TRANSDUCER / LOA 4Ω]3.1. Nguyên lý Hoạt động Tầng Công Suất Smart Class-D CS35L41
Jabra Speak2 75 sử dụng IC khuếch đại công suất Class-D thông minh tích hợp bộ Boost Converter nâng áp nội bộ: Cirrus Logic CS35L41 (hoặc dòng tương đương CS35L45). Chip này có khả năng xuất công suất RMS lên đến 12W (Peak 18W) vào tải 4Ω.
Tần số Chuyển mạch PWM (f_{SW}): Mạch cầu H (H-Bridge) của CS35L41 đóng cắt ở tần số cực cao 2.112MHz. Mạch Lọc Thông Thấp Đầu Ra (Output LC Low-Pass Filter): Bao gồm 2 cuộn cảm Ferrite dòng cao (2.2µH, DCR < 30mΩ) và mạng tụ gốm MLCC (1.0µF / 25Vchất liệu X7R) để triệt tiêu sóng mang PWM2.112MHz, chỉ phục hồi dải tần âm thanh analog (20Hz – 20kHz) đưa tới củ loa.
3.2. Phân tích Các Nguyên Nhân Vi Mạch Gây Ra Tiếng Rè (Acoustic Hiss/Crackling)
Nguyên nhân 1: Dịch Uyển Điện Áp Một Chiều Tụ Đầu Ra (DC Offset Voltage Leakage)
Trạng thái tĩnh (Không có tín hiệu vào), điện áp tại hai đầu ra loaOUT_P và OUT_N phải bằng nhau tuyệt đối (V_OUT_P = V_OUT_N = frac12 PVDD = 5.5V).
Trường hợp hỏng hóc: Nếu 1 trong 4 FET công suất nội bộ trong chip CS35L41 bị gãy vi mô (Micro-thermal breakdown) hoặc tụ bù dải cao bị rò nhẹ, điện áp chênh lệch DC giữa 2 củ loa (V_DC_OFFSET = |V_OUT_P - V_OUT_N|) sẽ xuất hiện.
Hậu quả: Chỉ cần V_DC_OFFSET > 15mV, cuộn dây củ loa (Voice Coil) sẽ bị đẩy lệch khỏi vị trí cân bằng từ trường trung tính, gây hiện tượng méo phi tuyến dải trầm và tạo ra tiếng rè ù liên tục. Nếu > 50mV, củ loa sẽ bị sinh nhiệt cực cao và làm màng loa rung chấn gây tiếng rẹt rẹt.
Nguyên nhân 2: Trở Kháng Cuộn Cảm Lọc LC Suy Giảm (Inductor Core Saturation)
Dưới tác động của nhiệt độ cao khi chạy max công suất thời gian dài, lõi Ferrite của 2 cuộn cảm đầu ra LC (2.2µH) bị suy giảm đặc tính từ tính (Thermal Aging). Độ tự cảm L tụt từ 2.2µH xuống dưới 1.0µH. Hậu quả: Tần số cắt (Cut-off frequency) của bộ lọc LC bị dịch chuyển về phía dải âm thanh nghe được. Tần số sóng mang PWM (2.112MHz) không bị triệt tiêu triệt để (> 40dB attenuation) mà rò rỉ trực tiếp vào củ loa. Tín hiệu cao tần này đập vào cuộn cảm loa tạo ra hiệu ứng Demodulation phi tuyến, sinh ra tiếng "xè xè" cực kỳ khó chịu.Nguyên nhân 3: Nhiễu Gợn Đường Nguồn Boost PVDD Truyền Vào Tầng Audio
Đường nguồn PVDD (11V) được nâng lên từ VSYS (3.7V) thông qua mạch Boost. Tụ lọc nguồn PVDD bao gồm mảng tụ gốm MLCC (10µF / 25V × 4). Trường hợp hỏng hóc: Qua thời gian, các tụ MLCC này chịu nhiệt và điện áp ngược nên bị giòn, nứt ngầm (Micro-cracks) hoặc giảm điện dung (C_actual < 2µF). Hậu quả: Độ gợn điện áp PVDD tăng vọt từ < 15mV_{p-p}lên hơn300mV_{p-p} tại tần số chuyển mạch của mạch Buck/Boost sạc pin. Độ suy giảm nguồn (PSRR - Power Supply Rejection Ratio) của IC CS35L41 không thể triệt tiêu hết mức nhiễu này, dẫn đến tiếng rè biến thiên theo nhịp sáng của đèn LED Ring hoặc nhịp sạc pin.4. TÁC ĐỘNG NHIỄU TỪ IC SẠC PIN TI BQ25895 / BQ25619 SANG KHỐI ANALOG
IC sạc Pin Texas Instruments BQ25895 là dòng High-Efficiency NVDC Switched-Mode Battery Charger hoạt động với tần số chuyển mạch 1.5MHz. Đây là một trong những nguồn phát nhiễu EMI/EMC lớn nhất trên toàn bộ bo mạch Jabra Speak2 75 nếu hệ thống tiếp địa (Grounding Scheme) bị lỗi.
[ĐƯỜNG CHUYỂN MẠCH SW] (1.5MHz Pulsed Wave)
│
├───[CUỘN CẢM BUCK 1.0µH]───► [ĐƯỜNG NGUỒN VSYS]
│ │
(Bức Xạ Nhiễu EMC) (Nhiễu Dẫn Truyền)
│ │
▼ ▼
[MẢNG MICRO MEMS] [CIRRUS CS35L41 AMP]
(Thu Nhiễu Vào Màng Cảm Biến) (Nhiễu Vào Đường PVDD/AVDD)4.1. Nhiễu Dẫn Truyền qua Điện Trở Shunt Đo Dòng (R_{SENSE})
IC Sạc sử dụng một điện trở Shunt 10mΩ (± 1%, công suất 0.5W, mã 0805 hoặc 1206) để đo dòng sạc/xả của Pin. Khi điện trở Shunt này bị "lão hóa" tăng trị số lên 25mΩ - 50mΩ hoặc các mối hàn 2 đầu bị oxy hóa khô chân (Dry Joints), điện áp rơi trên Shunt phát sinh các gai nhọn (Voltage Spikes) dạng xung nhọn tần số cao. Cặp đường tín hiệu vi saiSRP và SRN gửi về IC Charger bị sai lệch, làm vòng lặp điều khiển PWM của IC Charger bị dao động mất ổn định (Sub-harmonic Oscillation), tạo ra tiếng rên ù tần số thấp (1kHz - 8kHz) lan khắp bo mạch qua mặt phẳng tiếp đất (AGND/DGND Ground Plane).
4.2. Hiện tượng Piezoelectric Effect Trên Tụ Gốm MLCC
Các tụ gốm MLCC dung lượng lớn (chất liệu Dielectric X5R/X7R) nối trên đườngVBUS và SYS có đặc tính piezo (áp điện) ngược. Khi dòng điện sạc dạng xung PWM 1.5MHz bị biến thiên biên độ (chế độ PFM khi tải nhẹ), các tụ gốm này sẽ co giãn cơ học ở tần số âm thanh (20Hz - 20kHz).
- Sự co giãn này rung động qua lớp nhựa khung của Jabra Speak2 75, tạo ra tiếng "tè tè" hoặc "rút rè" phát ra trực tiếp từ linh kiện trên mainboard mà không cần thông qua củ loa.
5. QUY TRÌNH CHẨN ĐOÁN thực tế BẰNG THIẾT BỊ ĐO KIỂM CHUYÊN SÂU
Để chẩn đoán chính xác tuyệt đối 100% vị trí lỗi phần cứng trên Jabra Speak2 75, kỹ sư tại VietITPro phải tuân thủ quy trình chuẩn hóa gồm 4 bước với hệ thống thiết bị đo kiểm hiện đại:
5.1. Bảng Thông Số Đo Kiểm Tín Hiệu Sóng (Oscilloscope Measurement Standards)
Sử dụng Oscilloscope Tektronix/Rigol băng thông tối thiểu 100MHz, trở kháng đầu đo 10MΩ (10X Probe, dải GND Clip siêu ngắn - Spring Ground):
Đường tín hiệu phẳng bẹt (mất dữ liệu Micro) hoặc biên độ trồi s
