Phục hồi mạch nguồn thứ cấp 1.05V PCH và cứu máy mất nguồn hoàn toàn trên HP EliteBook 840 G10

1. TỔNG QUAN KIẾN TRÚC NGUỒN VÀ VAI TRÒ CỦA ĐƯỜNG NGUỒN 1.05V PCH_ALW TRÊN THIẾT BỊ DOANH NGHIỆP THẾ HỆ 13

Dòng laptop doanh nghiệp cao cấp HP EliteBook 840 G10 được trang bị vi xử lý Intel Core i5-1335U thuộc kiến trúc Raptor Lake-U. Trên các thế hệ vi xử lý tích hợp (System-on-Chip - SOC) hiện đại, bộ vi xử lý không còn đứng độc lập mà đóng gói chung khối PCH (Platform Controller Hub) ngay trên cùng một đế BGA (Multi-Chip Package - MCP). Sự thu nhỏ kích thước vi mạch này đặt ra các yêu cầu khắt khe về việc phân phối điện áp nguồn thứ cấp (Secondary Power Rails) và nguồn luôn có (Always-On Rails).

Thực tế phân tích schematic trên mainboard HP EliteBook 840 G10 cho thấy, hệ thống quản lý điện áp được chia tầng rất nghiêm ngặt. Khi cắm adapter USB-PD (Type-C 65W/100W) hoặc pin, điện áp đầu vào VBUS_TYPEC (20V) thông qua IC Charger (thường là ISL9241 hoặc BQ25730) hạ áp và điều tiết thành đường nguồn chính PWR_SRC (hoặc VBAT khoảng 11.4V - 17.4V tùy trạng thái pin).

Từ đường PWR_SRC, điện áp tiếp tục được phân phối tới các khối nguồn xung Step-Down Buck Regulator để tạo ra các mức điện áp hạ cấp: 3.3V_ALW và 5V_ALW (Nguồn Always-On cho vi điều khiển Super I/O EC, BIOS, các mạch cảm biến). 1.05V_PCH_ALW (hoặc 1.05V_STBY / 1.05V_PRIM tùy theo ký hiệu schematic của nhà sản xuất OEM Wistron/Compal). 1.8V_PRIM / VCCIN_AUX / VDD2 (Cung cấp cho các bộ giao tiếp High-speed I/O, DDR5/LPDDR5 PHY). VCORE / VCCGT / VCCSA (Các đường nguồn động cho nhân CPU CPU Core, Graphics Core, System Agent - chỉ xuất hiện khi máy kích nguồn sang trạng thái S0).

[20V USB-PD Adapter] 
       │
       ▼
[IC Charger: ISL9241/BQ25730] ──► PWR_SRC (11.4V - 17.4V)
                                       │
            ┌──────────────────────────┼──────────────────────────┐
            ▼                          ▼                          ▼
   [IC Buck 3.3V/5V ALW]     [SY8286BRAC Buck IC]        [VCCIN_AUX Buck Controller]
            │                          │                          │
            ▼                          ▼                          ▼
    3.3V_ALW / 5V_ALW            1.05V_PCH_ALW                   VCCIN_AUX
            │                          │
            ▼                          ▼
   [Super I/O EC & BIOS]    [PCH Logic Domain / Primary RTC]

Đường nguồn 1.05V PCH_ALW đóng vai trò là "mạch máu nuôi sống" cho khối logic điều khiển năng lượng thấp của Chipset PCH nằm trong SOC Intel Raptor Lake. Khối này nuôi dưỡng:

• SRAM & RTC Controller: Duy trì trạng thái cấu hình khởi động, đồng hồ thời gian thực.
• PCIe PHY & USB PHY Standby Logic: Bộ thu phát tín hiệu vật lý cho bus PCI Express và cổng USB ở chế độ chờ.
• Intel Management Engine (CSME / vPro): Khối vi điều khiển an ninh doanh nghiệp độc lập chạy ngầm ngay cả khi máy tắt.
• Power Management Logic (PM_SIL0 / PM_SLP_S5#): Khối tiếp nhận tín hiệu kích nguồn từ Super I/O để bắt đầu quá trình giải phóng các đường nguồn thứ cấp cao hơn.

Khi đường nguồn 1.05V PCH_ALW bị sụt áp, gợn sóng vượt ngưỡng tiêu chuẩn (> 15mVpeak-to-peak), hoặc nghiêm trọng nhất là chập tải về 0 Ohm (Short-to-Ground), hệ thống bảo vệ của mainboard sẽ lập tức khóa toàn bộ các tầng nguồn tiếp theo. Kết quả là máy rơi vào trạng thái mất nguồn hoàn toàn (No Power / Dead Board), dòng tiêu thụ từ nguồn DC đa năng hoặc bộ sạc USB-PD dừng lại ở mức rất thấp (từ0mAđến15mA), không có đèn báo sạc, không phản ứng với nút nguồn.

2. NGUYÊN LÝ HOẠT ĐỘNG VÀ SƠ ĐỒ MẠCH HẠ ÁP SY8286BRAC CHUYÊN DỤNG

Để tạo ra dòng điện lớn (thường từ 6A đến 10A) ở điện áp cực thấp 1.05V với hiệu suất chuyển đổi > 92%, nhà sản xuất HP sử dụng vi mạch hạ áp đồng bộ tần số cao SY8286BRAC (hãng Silergy, mã ký hiệu trên thân chip thường là AWVxxx hoặc BBAxxx tùy theo mã lô sản xuất).

SY8286BRAC là một vi mạch Synchronous Step-Down Buck Converter tích hợp sẵn hai MOSFET công suất nội bộ (High-side MOSFET và Low-side MOSFET) có điện trở dẫn R_DS(on) cực thấp, hoạt động dựa trên kiến trúc điều khiển thời gian bật cố định (Instant-PWM / Constant On-Time - COT Control) giúp đáp ứng tức thời với sự thay đổi tải đột ngột của Chipset PCH.

Sơ đồ ghim chân và chức năng các tín hiệu quan trọng của SY8286BRAC (QFN-15 Package):

┌─────────────────┐
               IN  1 ──┤                 ├── 15 OUT
               IN  2 ──┤                 ├── 14 LX (Phase)
               IN  3 ──┤                 ├── 13 LX (Phase)
              GND  4 ──┤   SY8286BRAC    ├── 12 BST
               NC  5 ──┤                 ├── 11 EN (Enable)
              VCC  6 ──┤                 ├── 10 PGOOD
               FB  7 ──┤                 ├── 9  NC
              GND  8 ──┤                 ├── 8  GND
                       └─────────────────┘

Chân 1, 2, 3 (IN / VIN): Chân cấp nguồn đầu vào, tiếp nhận điện áp PWR_SRC (11.4V - 17.4V) từ IC Charger. Điện áp này được lọc bởi các tụ gốm MLCC dung lượng cao (10µF/25V, mã tụ C1001, C1002). Chân 6 (VCC): Đầu ra của bộ ổn áp tuyến tính nội bộ (Internal LDO) 5V, cấp nguồn cho mạch điều khiển cổng Gate (Gate Driver) của các MOSFET bên trong chip. Chân này bắt buộc phải có tụ thoát nhiễu 1µF (C1005) nối đất. Chân 11 (EN - Enable): Chân cho phép IC hoạt động. Điện áp logic ngưỡng kích hoạt (V_{EN_TH}) phải > 1.2V. Tín hiệu này thường lấy từ đường 3.3V_ALW qua một cầu phân áp điện trở hoặc được điều khiển trực tiếp bởi chân GPIO của Super I/O EC (EC_1.05V_EN). Chân 7 (FB - Feedback): Chân phản hồi điện áp. Mạch cầu phân áp gồm điện trở R_1 (nối từ đầu ra 1.05V) và R_2 (nối đất) đưa điện áp V_{FB} về so sánh với điện áp chuẩn nội bộ V_REF = 0.6V. Điện áp đầu ra được tính theo công thức:V_OUT = V_REF × (1 + frac R_1R_2) = 0.6V × (1 + frac R_1R_2) Đối với mức ra 1.05V, tỷ lệ frac{R_1}{R_2} được thiết kế chuẩn xác là 0.75 (ví dụ: R_1 = 7.5kΩ, R_2 = 10kΩ, sai số 1%). Chân 12 (BST - Bootstrap): Chân cấp nguồn cho mạch lái High-side MOSFET. Một tụ điện Bootstrap (C_{BST}, dung lượng 0.1µF/16V) nối giữa chân BST và chân LX. Khi Low-side MOSFET dẫn, tụ C_{BST} được nạp điện lên 5V từ đường VCC thông qua diode Schottky nội bộ. Chân 13, 14 (LX / Phase Node): Điểm nối giữa High-side MOSFET, Low-side MOSFET và cuộn cảm lọc đầu ra L1050 (0.68µH - 1.0µH, chịu dòng DCR thấp, Isat > 12A). Chân 10 (PGOOD - Power Good): Đầu ra cực thu hở (Open-Drain). Khi điện áp V_{OUT} đạt ngưỡng từ 90% đến 110% giá trị danh định, chân PGOOD được giải phóng (lên mức cao 3.3V nhờ điện trở kéo lên R_PGOOD cắm vào 3.3V_ALW). Tín hiệu 1.05V_PCH_PGOOD này là điều kiện tiên quyết để mạch quản lý nguồn gửi tín hiệu báo sẵn sàng tới CPU/EC.

Sử dụng Bộ sạc USB-PD Tester: Kết nối bộ sạc 65W chuẩn Type-C qua USB-PD Power Meter. Ghi nhận: Điện áp giữ ở 5V hoặc nâng lên được 20V, nhưng dòng điện tiêu thụ (I_{IN}) bị khóa ở mức 0.008A - 0.012A. Đèn LED tín hiệu tại cổng Type-C nháy cam rồi tắt hẳn, hoặc hoàn toàn không sáng. Đo trở kháng các đường nguồn chính (Chế độ đo điện trở Ω / Diode Test, ngắt hoàn toàn nguồn điện và pin):

[Cuộn cảm L1050] ────┬──── Tụ lọc đầu ra (MLCC Bank) ──── Nguồn 1.05V_PCH_ALW
                     │                                            │
                     │                                            ▼
              [Nối đất GND]                              [SOC Intel Core i5-1335U]
              (Nghi ngờ chập)                            (Nguy cơ thủng Silicon)
                     │
                     ▼
             [IC SY8286BRAC] ── (Nghi ngờ chết MOSFET High-side/Low-side)

3.2. Phương pháp Cô lập Vùng chập (Fault Isolation Protocol)

Tình trạng chập đường 1.05V_PCH_ALW có thể do 3 nguyên nhân chính gây ra:

• Bản thân IC hạ áp SY8286BRAC (PU1050) bị đánh thủng MOSFET bên trong (đặc biệt là Low-side MOSFET dẫn thẳng xuống đất, hoặc High-side MOSFET bị đánh thủng làm tràn áp 19V đánh hỏng tụ/chip).
• Một hoặc nhiều tụ gốm lọc đầu ra MLCC (như C1051, C1052, C1053, C1054 dung lượng 22µF/6.3V) bị xuống cấp, suy hao lớp điện dịch ceram ceramic dẫn đến đánh thủng thành kim loại chập về GND.
• Thủng đế nhân Silicon PCH bên trong vi xử lý BGA SOC Core i5-1335U (Trường hợp nguy hiểm nhất, dẫn đến hỏng toàn bộ CPU).

Để xác định chính xác thủ phạm mà không làm hư hỏng thêm vi xử lý SOC, ta tiến hành kỹ thuật Xả Mối Hàn Cô Lập (Jumper Separation Procedure):

• Dùng mỏ hàn chì công suất nhiệt ổn định (380°C, mũi hàn dao/nghiêng) kết hợp dây hút chì (Desoldering Wick) để xả mối hàn cầu nhảy PAD1050 (hoặc nhấc một chân của cuộn cảm L1050 ra khỏi bo mạch).
• Mạch điện bây giờ được chia làm 2 phía độc lập:

• Thực hiện đo đạc trở kháng độc lập tại 2 phía:

[Tầng IC SY8286BRAC] ── (Chân 1) ── [PAD1050 / L1050] ── (Chân 2) ──┬── [Mạng Tụ MLCC]
                                               │                       │
                                          (XẢ MỐI HÀN)                 └── [SOC PCH Die]
                                               │
                                 ┌─────────────┴─────────────┐
                                 ▼                           ▼
                           Phía A: >1kΩ                Phía B: 0.8Ω (Điểm chập!)

3.3. Phương pháp Nạp dòng Điện áp Thấp (Precision Low-Voltage Injection) và Phân tích Nhiệt độ

Khi bơm dòng vào đường nguồn PCH, tuyệt đối KHÔNG ĐƯỢC cài đặt điện áp vượt quá điện áp định mức của đường nguồn (1.05V). Nếu cài đặt quá 1.05V (ví dụ bơm 3.3V hoặc 5V theo thói quen sửa chữa các đường nguồn lớn), lớp cách điện cực mỏng siêu vi năng lượng trong lõi CPU 7nm sẽ bị phá hủy vĩnh viễn, biến một SOC còn khả năng cu chữa thành phế liệu.

Thiết lập Thông số Máy Bơm Dòng (DC Power Supply Configuration):