1. TỔNG QUAN HỆ THỐNG VÀ KIẾN TRÚC MẠCH NGUỒN GPU GN21-X2 (RTX 4050 6GB)
Bo mạch chủ của dòng laptop gaming Asus TUF Gaming FA506NCQ HN005W sử dụng kiến trúc kết hợp giữa Vi xử lý AMD Ryzen 5 7535HS (Kiến trúc Zen 3+ / Rembrandt-R) và Card đồ họa rời NVIDIA GeForce RTX 4050 Mobile (Mã nhân đồ họa GN21-X2-A1, kiến trúc Ada Lovelace, tiến trình TSMC 4N).
Trong thực tế vận hành chuyên sâu, hệ thống cấp nguồn cho GPU rời (dGA Graphics Power Subsystem) đòi hỏi sự phối hợp khắt khe về mặt thời gian (Timing Sequence) giữa Chipset AMD (SoC), Bộ điều khiển nhúng Super I/O (EC/KBC - IT8225E-128), và IC quản lý nguồn đa pha PWM (uP9512 / uP9512R / uP9512P).
+-----------------------------------------------------------------------------------+
| DC BATTERY / ADAPTER (19.5V) |
+-----------------------------------------------------------------------------------+
|
v
+-----------------------+
| 19V Main System Rail|
| (+19V_VIN) |
+-----------------------+
|
+----------------------------+----------------------------+
| | |
v v v
+-------------------+ +-------------------+ +-------------------+
| 3.3V/5V ALW IC | | FBVDDQ IC (VRAM) | | PEX_1V0 Rail IC |
| (TPS51225 / RT...) | | (1.25V/1.35V) | | (1.0V LDO/Buck) |
+-------------------+ +-------------------+ +-------------------+
| | |
| +--------------+-------------+
v |
+-------------------+ v
| EC / Super I/O | +-----------------------+
| (IT8225E-128) | | NVVDD PWM uP9512 |
+-------------------+ | (GPU Core Controller) |
| +-----------------------+
| EN Signal |
+---------------------------------------+
| PWM Signals
v
+-----------------------+
| DrMOS Power Stage |
| (SiC654 / AOZ5311) |
+-----------------------+
|
v
+-----------------------+
| NVVDD (0.75V - 0.95V) |
| ====> GPU Core |
+-----------------------+Lỗi "không nhận card đồ họa rời RTX 4050" kèm theo mã lỗi Code 43 trong Windows Device Manager, hoặc hoàn toàn biến mất khỏi danh sách thiết bị (Hardware Missing trong PCIe Topology) phần lớn xuất phát từ việc sụt giảm hoặc mất hẳn điện áp nguồn lõi GPU (NVVDD / GPU Vcore).
Khi mất nguồn NVVDD, nhân GPU GN21-X2 không thể hoàn tất quá trình khởi tạo tín hiệu Reset (khai thác qua đường GPU_RST#) và không phản hồi tín hiệu Handshake trên bus giao tiếp PCIe Gen 4 x8 nối trực tiếp về SoC AMD.
Trình Tự Khởi Động Nguồn GPU (GPU Power-Up Sequence) Trên Bo Mạch BKX
Để nhân RTX 4050 xuất hiện hợp lệ trên bus PCIe, bo mạch Asus TUF FA506NCQ phải kích hoạt chuỗi nguồn theo thứ tự nghiêm ngặt sau:
+3V3_GPU/+1V8_GPU(Auxiliary Rails): Nguồn phụ cấp cho logic nội bộ của chip GPU và các bộ thu phát tín hiệu I/O.+PEX_1V0: Nguồn điện áp 1.0V cấp cho khối PCIe Controller bên trong chip GN21-X2.+FBVDDQ(VRAM Power Rail): Nguồn cấp cho các hạt nhớ GDDR6 (6GB Hynix/Samsung). Điện áp tiêu chuẩn dao động từ 1.25V đến 1.35V tùy theo đặc tính VRAM.+NVVDD/+MSVDD(GPU Core & Memory Rail): Nguồn chính nuôi nhân đồ họa (GPU Vcore). Điện áp biến thiên linh hoạt theo tải (Dynamic Voltage) từ 0.70V đến 0.95V.GPU_PGOOD&GPU_RST#: Sau khi toàn bộ các đường nguồn (+1V8, +PEX_1V0, +FBVDDQ, +NVVDD) đạt ngưỡng ổn định (Power Good), IC PWM trả tín hiệu High-Level về Super I/O hoặc mạch logic. Ngay sau đó, đườngGPU_RST#được kéo lên mức cao (3.3V), cho phép GPU thoát khỏi trạng thái Reset và bắt đầu giao tiếp PCIe với SoC AMD.
2. CHẨN ĐOÁN LẦN LƯỢT VÀ ĐO ĐẠC TRỞ KHÁNG NGUỒN (PRE-POWER ON DIAGNOSTICS)
Trước khi cấp nguồn từ bộ nguồn đa năng chuyên dụng (Bench Power Supply), kỹ thuật viên vi mạch phải sử dụng đồng hồ vạn năng có độ chính xác cao (như Fluke 87V hoặc Keysight U1272A) để đo trở kháng (Cold Resistance) của các cuộn cảm chính nhằm loại trừ nguy cơ chập cháy lan truyền (Short Circuit) ra các tầng công suất.
+-----------------------------------------------------------------+
| GPU DIE (GN21-X2) |
+-----------------------------------------------------------------+
| | | | |
[NVVDD] [FBVDDQ] [PEX_1V0] [1V8_GPU] [VIN 19V]
L_NVVDD L_FBVDDQ L_PEX L_1V8 PL_VIN
| | | | |
0.15Ω-0.35Ω 40Ω-80Ω 20Ω-45Ω 150Ω-300Ω >100kΩBảng Trở Kháng Tiêu Chuẩn Tại Các Cuộn Cảm GPU (Nền Tảng RTX 4050 GN21-X2)
Phương PhápPhân Biệt "Trở Kháng Thấp Tự Nhiên" Và "Chập Thẳng" Trên Đường NVVDD
Do nhân GPU RTX 4050 chứa hàng tỷ bóng bán dẫn FinFET sản xuất trên tiến trình TSMC 4N, trở kháng nội tại của đường NVVDD cực kỳ thấp (thường chỉ dao động từ 0.15 Ω đến 0.35 Ω).
Trường hợp Chập Thẳng (Dead Short): Đo điện trở giữa cuộn cảm PL_NVVDD và GND cho giá trị 0.00 Ω - 0.02 Ω (sau khi đã trừ đi điện trở của dây đo Multimeter). Khi dùng chế độ đo thông mạch (Diode Mode), đồng hồ kêu tiếng Bíp liên tục, điện áp rơi rơi về 0.000 V. Nguyên nhân phổ biến: Hỏng tầng công suất DrMOS (đánh thủng High-Side MOSFET làm nguồn 19V xông thẳng vào nhân GPU, phá hủy hoàn toàn GPU). Trường hợp Trở Kháng Chuẩn (Normal Low Resistance): Đồng hồ hiển thị giá trị thuần trở từ 0.18 Ω - 0.28 Ω. Đo ở chế độ Diode rơi vào khoảng 0.005 V - 0.012 V. Đây là trạng thái bình thường của silicon nhân Ada Lovelace.
3. NGUYÊN LÝ HOẠT ĐỘNG CỦA IC PHẦN VÙNG NGUỒN NVVDD (uP9512) VÀ TÍN HIỆU ĐIỀU KHIỂN
Trên bo mạch Asus TUF FA506NCQ, trung tâm điều khiển hệ thống nguồn đa pha NVVDD là IC PWM uP9512 (hoặc uP9512R/uP9512P do uPI Semiconductor sản xuất). Đây là bộ điều khiển PWM đa pha kỹ thuật số (Multi-Phase Buck Controller) hỗ trợ chuẩn giao tiếp SVID / I2C của Nvidia.
+-----------------------------------+
| IC PWM uP9512 |
+-----------------------------------+
| Pin 28: VCC (5V) |
| Pin 27: PVCC (5V) |
| Pin 4: EN (NVVDD_EN - 3.3V) |
| Pin 1: PGOOD (NVVDD_PGOOD) |
| Pin 8/9: SCLK/SDA (I2C/SVID Bus) |
| Pin 12-15: PWM1 - PWM4 |
+-----------------------------------+
|
+----------------+----------------+
| PWM Signals |
v v
+------------------+ +------------------+
| DrMOS Phase 1 | . . . . | DrMOS Phase 4 |
| (SiC654 / AOZ) | | (SiC654 / AOZ) |
+------------------+ +------------------+
| |
+----------------+----------------+
| Inductor Outputs
v
+--------------------+
| NVVDD Core Voltage |
| (0.70V - 0.95V) |
+--------------------+Các Chân Năng Lượng Và Tín Hiệu Yếu Huyết Của IC uP9512
Để IC uP9512 có thể xuất xung điều khiển (PWM) tới các IC công suất DrMOS (Driver + MOSFETs) mở nguồn Vcore GPU, IC này cần đáp ứng đầy đủ các điều kiện điện áp và tín hiệu kích hoạt:
VCC/PVCC(Chân 28 & Chân 27): Điện áp cấp nguồn nội bộ cho IC. Nhận điện áp +5V_ALW hoặc +5V_AUX thông qua trở lọc 2.2 Ω (R_{VCC}) và tụ lọc gốm 1 µF. Điện áp đo chuẩn: 4.95V - 5.05V. Nếu mất áp này, IC hoàn toàn không hoạt động.EN/ENABLE(Chân 4 - NVVDD_EN): Tín hiệu cho phép IC khởi tạo dao động. Tín hiệu này được điều khiển từ cổng logic AND hoặc xuất trực tiếp từ Super I/O (EC IT8225E) sau khi các đường nguồn phụ (+1V8, +PEX_1V0, +FBVDDQ) đã báo OK. Điện áp đo chuẩn tại chânEN: 3.3V (Mức High). Nếu điện áp này bị kéo xụt xuống < 0.8 V, IC uP9512 ở trạng thái Shutdown.SCLK/SDA(Chân 8 & Chân 9): Bus giao tiếp dữ liệu tốc độ cao nối tới GPU RTX 4050. Qua đường bus này, GPU truyền các gói tin VID (Voltage ID) để yêu cầu uP9512 điều chỉnh điện áp NVVDD tương ứng với từng mức xung nhịp nhân.PWM1đếnPWM4(Chân 12, 13, 14, 15): Các đầu ra tín hiệu xung chữ nhật điều khiển trực tiếp tới chânPWMcủa từng khối DrMOS (ví dụ: SiC65450 hoặc AOZ5311NQI).PGOOD(Chân 1 - NVVDD_PGOOD): Tín hiệu báo nguồn NVVDD đã ra chuẩn. Chân này là dạng Cực Thu Để Hở (Open-Drain), yêu cầu một điện trở Pull-up (thường là 10 kΩ) kéo lên đường +3V3_SYS. Khi NVVDD đạt điện áp đích, uP9512 ngắt transistor nội bộ, cho phépNVVDD_PGOODdâng lên 3.3V.
4. QUY TRÌNH phân tích chuyên sâu BẰNG OSCILLOSCOPE VÀ SƠ ĐỒ NGUYÊN LÝ (SCHEMATIC/BOARDVIEW)
Khi tiếp nhận máy Asus TUF Gaming FA506NCQ HN005W trong tình trạng mất nguồn Vcore GPU (Đo tại PL_NVVDD có 0 V), kỹ thuật viên vi mạch tiến hành đo đạc theo quy trình logic dưới đây.
[Bắt đầu]
|
v
[Kiểm tra trở kháng PL_NVVDD] ---> (R < 0.05Ω) ---> [Kết luận: CHẬP CHÍP/DrMOS -> Cần xả DrMOS/Hấp GPU]
| (Trở kháng chuẩn: 0.15 - 0.35Ω)
v
[Cấp nguồn & Đo áp Cấp cho IC uP9512]
|---> (Mất 5V VCC Pin 28) ---> [Thay thế/Sửa mạch 5V_ALW hoặc R_filter]
| (Có 5V VCC)
v
[Đo Tín Hiệu Mở Nguồn EN - Pin 4]
|---> (EN = 0V / <0.8V) ---> [Truy vết Mạch Logic EN / Thay IC Logic 74LVC08 / Kiểm tra EC]
| (EN = 3.3V High)
v
[Đo Xung PWM tại Chân PWM/Phase bằng Oscilloscope]
|---> (Xung bị méo / Mất xung hoàn toàn) ---> [Thay thế IC uP9512]
| (Có xung PWM ngắn rồi ngắt)
v
[Đo Điện Áp VRAM FBVDDQ & PEX_1V0]
|---> (Mất FBVDDQ / PEX_1V0) ---> [Sửa nguồn FBVDDQ / PEX trước]
| (Đủ điều kiện nguồn)
v
[Kiểm tra DrMOS Tầng Công Suất & Tụ Bootstrap] ---> [Thay thế DrMOS hỏng]Bước 1: Kiểm Tra Nguồn Cấp VCC/PVCC Cho IC uP9512
Sử dụng đồng hồ vạn năng đo tại chân Tụ lọc C_uP9512_VCC (nối với chân 28 của uP9512): Kết quả đo đạc thực tế: Điện áp thu được = 5.02V → H thống nguồn phụ 5V ổn định, IC đã được cấp nguồn nuôi.
Bước 2: Đo Tín Hiệu Mở Nguồn NVVDD_EN Tại Chân 4 Của uP9512
Đo trực tiếp tại chân 4 của uP9512 hoặc qua điểm Testpoint TP_NVVDD_EN: Kết quả đo đạc thực tế: Điện áp chỉ đạt 0.65V (Mức Low chuẩn logic yêu cầu > 2.0 Vđể nhận diện Mức High). Phân tích: Mất lệnh NVVDD_EN làm cho IC uP9512 khóa hoàn toàn các cổng xuất xung PWM, khiến tầng công suất DrMOS không hoạt động, dẫn đến cuộn cảm PL_NVVDD mất áp0 V.
Bước 3: Truy Vết Sơ Đồ Nguyên Lý (Schematic) Đường Tín Hiệu NVVDD_EN
Mở file Schematic và Boardview của mã mainboard ASUS DABKXMB18B0 (FA506NCQ):
+3V3_SYS
|
R_PULLUP (10kΩ)
|
+-------------------+ +------------+
| DGPU_PWROK_AND |------> | NVVDD_EN |-----> Chân 4 (uP9512)
| (Cổng Logic AND) | +------------+
+-------------------+ |
| | C_FILTER (0.1uF) - [BỊ RÒ / LEAKAGE]
| Signals | |
v v GND
FBVDDQ_PGOOD PEX_PGOODTín hiệu NVVDD_EN được tổng hợp từ Cổng Logic AND (Mã linh kiện U_LOGIC_1 - chuẩn gói SOT-23-5, ví dụ: 74AUP1G08 / 74LVC08): Đầu vào A (IN_A):* Tín hiệu FBVDDQ_PGOOD (Báo nguồn VRAM 1.25V đã tốt) → Kiểm tra đạt 3.3V. Đầu vào B (IN_B):* Tín hiệu PEX_PGOOD (Báo nguồn PCIe 1.0V đã tốt) → Kiểm tra đạt 3.3V. Đầu ra (OUT):* Tín hiệu GPU_EN_COMBINED qua trở cầu nối 0 Ω (R_{BRIDGE}) tạo thành lệnh NVVDD_EN.
Đo tại Chân xuất ra của Cổng Logic AND U_LOGIC_1: Điện áp xuất ra tại Chân 4 của Cổng Logic = 3.3V. Tuy nhiên, điện áp tại Chân 4 của IC uP9512 chỉ có 0.65V. Điện trở nối tiếp R_{BRIDGE} có giá trị chuẩn 0 Ω (Đo thực tế không bị tăng trở). → Phát hiện điểm bất thường: Có sự sụt áp lớn trên đường mch từ Cổng Logic đến IC PWM uP9512. Kiểm tra các linh kiện thụ động song song nối đất (Pull-down/Filtering components) trên đường tín hiệu này, phát hiện Tụ gốm dán lọc nhiễu C_EN_FILTER (Kích thước 0402, trị số 0.1 µF / 16V) bị rỉ điện (Rò điện trở nội xuống GND còn khoảng 220 Ω).
Chính tụ rỉ C_EN_FILTER đã tạo thành một phân áp ngoài ý muốn với trở xuất của cổng logic, kéo xụt điện áp lệnh NVVDD_EN từ 3.3V xuống 0.65V, khiến IC uP9512 không bao giờ khởi động.
5. BẮT BỆNH VÀ XỬ LÝ TRỰC TIẾP TRÊN PHẦN CỨNG VI MẠCH (MICRO-SOLDERING PROCEDURE)
Mạch Điện Chi Tiết Vùng Bị Lỗi
[Chân Out Cổng Logic AND (3.3V)]
|
+----- [Trở R_BRIDGE 0Ω] -----+---------> [Chân 4 IC uP9512]
|
[Tụ C_EN_FILTER] <--- (Bị Rò R_GND ~ 220Ω)
|
(GND)Quy Trình Thay Thế Linh Kiện Vi Cấp Tại VietITPro
Để khắc phục triệt để sự cố và đảm bảo bo mạch Asus
