Sửa lỗi SSD Kingston KC3000 PCIe 4.0 không nhận diện trong BIOS, mất điện áp VPP 2.5V cấp chip nhớ NAND 176-layer

1. PHÂN TÍCH KIẾN TRÚC VI MẠCH VÀ SƠ ĐỒ PHÂN PHỐI NGUỒN (POWER TREE) TRÊN KINGSTON KC3000 1TB

Dòng ổ cứng SSD High-End Kingston KC3000 1TB PCIe 4.0 x4 được thiết kế dựa trên nền tảng vi xử lý Phison PS5018-E18 (gọi tắt là E18). Đây là Controller 8 kênh (8-Channel) sản xuất trên tiến trình 12nm của TSMC, tích hợp 3 nhân ARM Cortex-R5 chính cùng với các nhân phụ CoEX để quản lý luồng dữ liệu PCIe Gen 4x4 với băng thông lý thuyết lên tới 7000 MB/s.

Khác với các dòng SSD SATA 3.3V hoặc NVMe Entry-Level công suất thấp, Kingston KC3000 đòi hỏi cấu trúc quản lý nguồn điện đa tầng cực kỳ phức tạp để nuôi Controller, chip DRAM Cache và đặc biệt là bộ nhớ NAND Flash 176-layer (B47R) của Micron.

M.2 Connector (+3.3V Main Rail)
      │
      ├───► [Fuse / Current Shunt R010] ───► Primary Bus (+3.3V_SYS)
      │                                          │
      │   ┌──────────────────────────────────────┴──────────────────────────────────────┐
      │   │                                                                             │
      │   ▼                                                                             ▼
      │ [Buck Regulator 1]     [Buck Regulator 2]     [Buck Regulator 3]     [Buck Regulator 4]
      │ (Phison PS6108 / Discrete PMIC)                                                 │
      │   │                      │                      │                      │
      │   ▼                      ▼                      ▼                      ▼
      │ Vcore (0.9V - 1.05V)   VCCQ / AUX (1.8V)     VDD / DRAM (1.2V)     VPP (2.5V Pump)
      │ (Cấp Main Logic E18)   (Cấp I/O Bus E18/NAND) (Cấp DDR4 LPDDR4)      (Cấp Charge Pump)
      │                          │                                             │
      └──────────────────────────┼─────────────────────────────────────────────┘
                                 ▼
                     [Micron 176L B47R NAND Flash]
                     - VCC: 3.3V (Nguồn chính)
                     - VCCQ: 1.2V / 1.8V (Nguồn I/O High-Speed)
                     - VPP: 2.5V (Nguồn Activate & Charge Pump Programming)

1.1 Chi Tiết Các Tầng Nguồn Trung Tâm (Power Rails Breakdown)

• Nguồn Đầu Vào Main Input +3.3V_SYS: Nhận trực tiếp từ khe M.2 PCIe qua các chân Pin 2, 4, 70, 72, 74. Nguồn này đi qua cầu chì tự phục hồi (eFuse) hoặc điện trở Shunt 10mΩ (R_{sense}) để giám sát dòng điện.
• Nguồn Vcore (V_{DD_CORE}): Dao động từ 0.90V đến 1.05V tùy thuộc vào trạng thái quản lý năng lượng Dynamic Power Management của Controller E18. Nguồn này do mạch Buck Synchronous hạ áp tần số cao (2.2 MHz) phụ trách, dòng chịu tải lên đến 4A - 6A.
• Nguồn VCCQ / V_AUX (1.8V): Cấp điện cho khối giao tiếp I/O Logic PHY giữa Controller Phison E18 và các chip NAND Flash, đồng thời làm nguồn tham chiếu cho bộ tạo xung thạch anh (25 MHz).
• Nguồn VDD_DRAM (1.2V): Cấp cho chip nhớ Nanya DDR4 SDRAM đóng vai trò lưu trữ bảng ánh xạ địa chỉ logic-sang-vật lý (FTL - Flash Translation Layer).
• Nguồn VPP (2.5V - Pump Voltage Rail): [Điểm mấu chốt của sự cố]. Đối với kiến trúc Micron 176-layer (B47R) Replacement Gate (RG) Architecture, đường nguồn VPP 2.5V không được dùng trực tiếp để đọc dữ liệu logic đơn thuần, mà nó được cấp vào bộ nhân điện áp nội vi (Internal Charge Pump Circuit) bên trong từng Die NAND. Bộ Charge Pump này kích điện áp từ 2.5V lên mức 15V - 20V để thực hiện các thao tác Xóa ô nhớ (Erase Blocks) và Ghi dữ liệu (Program Wordlines).

1.2 Hậu Quả Khi Mất Nguồn VPP 2.5V Trên Chuỗi Khởi Động (Power-On Sequence)

Khi cắm ổ cứng vào bo mạch chủ, tiến trình POST (Power-On Self-Test) của vi điều khiển Phison PS5018-E18 diễn ra theo chuỗi logic nghiêm ngặt:

• Phase 1: Tiếp nhận nguồn +3.3V → Kích hoạt PMIC nội bộ / Buck Regulators.
• Phase 2: Xuất nguồn Vcore 0.95V → Kích hoạt nhân ARM Cortex-R5.
• Phase 3: Xuất nguồn 1.8V và 1.2V → Khởi tạo bus giao tiếp I/O và RAM Cache.
• Phase 4: Xuất nguồn VPP 2.5V → Gửi lệnh RESET (FFh) và READ ID (90h) tới toàn bộ 8 kênh NAND Flash.
• Phase 5: Controller đợi tín hiệu Ready/Busy# (RDY/BSY#) chuyển từ trạng thái Low (0V) sang High (1.8V) từ tất cả các Die NAND.

Điểm gãy của vi mạch: Khi đường nguồn VPP 2.5V bị gãy (Sụt áp về 0V hoặc cuộn cảm bị hở mạch/chập MLCC), các bộ Charge Pump trên NAND không thể hoạt động. Tín hiệu RDY/BSY# của các kênh NAND sẽ bị treo vĩnh viễn ở trạng thái LOW (BUSY). Controller Phison E18 rơi vào vòng lặp vô tận (Infinite Timeout Loop) khi cố gắng truy vấn Signature của NAND. Khối ngoại vi PCIe PHY Hardware không thể tải được Firmware Microcode từ Boot Block của NAND, dẫn đến việc Controller từ chối thiết lập liên kết PCIe LTSSM (Link Training and Status State Machine). Kết quả là BIOS/UEFI hoàn toàn không nhận diện được sự tồn tại của SSD.

2. PHÂN TÍCH CHẨN ĐOÁN THỰC CHUYỂN BẰNG ĐO ĐẠC ĐIỆN TRỞ HÁNG VÀ ĐIỆN ÁP DỘNG

Để thực hiện chuẩn đoán chính xác trên Kingston KC3000 1TB mà không làm vi mạch bị hư hỏng nặng hơn do hiện tượng chập dòng dây chuyền, quá trình kiểm tra phải đi qua hai bước: Đo Trở Kháng Tĩnh (Static Diode/Resistance Mode) và Đo Điện Áp Động (Dynamic Voltage Trace) dưới sự giám sát của Kính Hiển Vi Kỹ Thuật Số và Oscilloscope 200MHz.

M.2 NVMe Interface (Edge Connector M-Key)
   ─────────────────────────────────────────────────
   Pin 2, 4, 70, 72, 74 (+3.3V System Power)
   Pin 41, 43 (PETp0, PETn0 - PCIe TX Lane 0)
   Pin 47, 49 (PERp0, PERn0 - PCIe RX Lane 0)
   Pin 53, 55 (REFCLK+, REFCLK- - Differential 100MHz Clock)
   Pin 50 (PERST# - Fundamental Reset Signal)
   Pin 52 (CLKREQ# - Clock Request Signal)

2.1 Đo Trở Kháng Tĩnh Tầng Đầu Vào Và Bus PCIe (Ngắt Điện Hoàn Toàn)

Sử dụng đồng hồ Fluke 87V đặt ở chế độ đo Diode / Đo Trở Kháng Điện Trở (Resistance Mode) với que đen cắm GND (lớp phủ đồng xả nhiệt của PCB).

Đo Tần Số Tín Hiệu Sai Biệt PCIe & Xung Nhịp Đồng Bộ:

REFCLK+ (Pin 55) & REFCLK- (Pin 53): Giá trị trở kháng Diode tiêu chuẩn dao động trong khoảng 0.380V - 0.450V (hoặc điện trở 45kΩ - 50kΩ so với GND). Tần số sai biệt giữa 2 chân phải cân bằng. Nếu 1 trong 2 chân có giá trị < 0.100Vhoặc0Ω, Controller Phison E18 đã bị đánh thủng khối PHY PCIe do điện áp tĩnh điện (ESD) hoặc quá áp từ bo mạch chủ. PERST# (Pin 50 - Reset Signal): Mức logic 3.3V Active-Low. Trở kháng Diode tiêu chuẩn: 0.420V - 0.510V. CLKREQ# (Pin 52): Trở kháng Diode: 0.450V.

+3.3V_SYS Primary Rail
        │
        ├───► [Tụ Lọc Đầu Vào C_IN 10uF 6.3V x2]
        │
        ├─── Pin 2 (VIN)
  ┌─────┴────────────────────────┐
  │  Synchronous Buck Regulator  │
  │  (IC VPP Power Switching)    │
  │                              │
  │  Pin 1 (SW) ──┬──────────────┼──────────► [Cuộn Cảm Power Inductor L_VPP 1.0uH]
  │               │              │                          │
  │  Pin 3 (GND)  │              │                          ├───► [Tụ Lọc Đầu Ra C_OUT 22uF 6.3V MLCC x4]
  │               │              │                          │
  │  Pin 4 (FB) ──┼──[R_FB1]─────┼──────────┐               ├───► [Đường Nguồn VPP 2.5V đi tới 2x Die NAND Micron]
  │               │              │          │               │
  │  Pin 5 (EN) ──┼──[100kΩ]─────┴─ +3.3V   └──[R_FB2]──────┤
  └───────────────┴─────────────────────────────────────────┘

[Sơ đồ vị trí tỏa nhiệt trên Boardview]

   ┌──────────────────────────────────────────────────────────┐
   │ [Phison E18 Controller]        [DRAM Nanya]             │
   │                                                          │
   │ ┌───────────────────┐        ┌───────────────────┐       │
   │ │ NAND Flash 1 (U1) │        │ NAND Flash 2 (U2) │       │
   │ │ Micron 176L B47R  │        │ Micron 176L B47R  │       │
   │ └───────────────────┘        └───────────────────┘       │
   │                                  [C312] 🔥 (89.4°C)      │
   │                                  [C313]                  │
   └──────────────────────────────────────────────────────────┘

Thông số tụ thay thế cho C312: Tụ gốm MLCC Package 0402, Điện dung 10µF, Điện áp chịu đựng 6.3V, Chuẩn chất điện môi X7R (Chịu nhiệt độ từ -55°C đến +125°C, độ lệch điện dung ± 15%).

• Kỹ thuật hàn micro-soldering: Sử dụng thiếc hàn chì eutectic Sn63/Pb37 (nhiệt độ nóng chảy 183°C) để giảm ứng suất nhiệt lên PCB, dùng mỏ hàn JBC C210-002 hàn cố định lại vị trí C312.

5. ĐO ĐẠC KIỂM TRA DẠNG SÓNG XUNG XỬ LÝ (OSCILLOSCOPE WAVEFORM ANALYSIS)

Sau khi xử lý chập đường VPP 2.5V, tiến hành cấp nguồn +3.3V qua Card Adapter test SSD M.2 cách ly. Dùng Oscilloscope 200MHz (Độ chia 10 GS/s) nối que đo độ nhiễu thấp (10X Probe) vào các điểm đo động (Testpoints).

Oscilloscope Trace - Dynamic Switching Voltage Verification
   -----------------------------------------------------------------------
   Channel 1: VPP Switching Node (Pin SW IC Buck VPP)
   +3.3V ──┐
           │   ┌───┐       ┌───┐       ┌───┐       (PWM Switching ~2.2MHz)
           └───┘   └───┘   └───┘   └───┘   └───0V
   
   Channel 2: VPP DC Output Voltage Line (After Inductor L_VPP & C312)
   2.5V  ────────────────────────────────────────── (Clean DC Level)
         ~~~~~~~~ Ripple Peak-to-Peak < 15mV ~~~~~~~~

Bảng Đối Chiếu Thông Số Điện Áp Và Dạng Sóng Chuẩn Sau Khi Sửa Chữa: