1. TỔNG QUAN KIẾN TRÚC PHẦN CỨNG BẬC CAO VÀ SƠ ĐỒ PHÂN PHỐI NGUỒN (POWER DISTRIBUTION NETWORK)
Laptop HP Gaming VICTUS 15-fb3116AX (Code Model: BX8U4PA) được xây dựng trên nền tảng vi xử lý AMD Ryzen™ 7 8845HS (Kiến trúc Zen 4, mã hiệu Hawk Point, tích hợp NPU XDNA) kết hợp với GPU rời NVIDIA GeForce RTX 4050 Laptop (GN21-X20). Bo mạch chủ của dòng máy này (thường do Quanta Computer gia công - Mã Mainboard Quanta G3LP / Hardware Revision: A00) áp dụng cấu trúc phân phối nguồn và quản lý tín hiệu PCIe băng thông cao cực kỳ nghiêm ngặt.
1.1. Cấu trúc tuyến Bus PCIe cho hệ thống lưu trữ NVMe
Nền tảng AMD Hawk Point SoC tích hợp trực tiếp các đường PCIe Gen4 PHY trên SOC Package: M.2 Slot 1 (Primary M.2 NVMe Slot): Kết nối trực tiếp 4 làn PCIe Gen4 (PCIe x4 Lanes 0-3) từ SoC. Nguồn cấp cho Slot 1 được điều khiển bởi đường nguồn chính+3V_RUN qua công tắc tải điện tử.
M.2 Slot 2 (Secondary M.2 NVMe Slot - Khe mở rộng): Kết nối 4 làn PCIe Gen4 (PCIe x4 Lanes 4-7) hoặc thông qua FCH/Promontory Hub tích hợp trong SoC. Để tối ưu hóa mức tiêu thụ năng lượng ở chế độ chờ (Standby/Sleep States - Low Power S0ix), nguồn cấp điện cho khe M.2_2 (+3V_SSD2 hoặc +3.3V_RUN_SSD) không được đấu trực tiếp vào đường +3V_ALW hay +3V_RUN tổng, mà bắt buộc phải đi qua một Mạch công tắc tải (Load Switch Integrated Circuit / Dual MOSFET Switch System) điều khiển bởi tín hiệu quản lý nguồn từ Chipset SoC kết hợp với tín hiệu giao tiếp phía ngoài (Sideband Signal) CLKREQ#.
1.2. Chuỗi khởi động nguồn (Power Sequencing) liên quan đến đường nguồn 3.3V_RUN tại M.2_2
Khi thiết bị chuyển từ trạng tháiS5 (Soft Off) / S3 (Suspend to RAM) sang trạng thái S0 (Full Power On):VIN (+19.5V) → System DC/DC (+3.3V_ALW / +5V_ALW) → SLP_S3# (High) → Main RUN Power (+3.3V_RUN)
+3.3V_RUN + SSD_PWR_EN (High) xr → [Load Switch (Sipex / IC Load Switch)]Gated Control +3.3V_RUN_SSD2 (Cấp chân 2, 4, 70, 72, 74 khe M.2_2)
Khi cắm ổ cứng NVMe vào khe M.2_2:
- Ổ cứng kéo đường tín hiệu
CLKREQ_SSD2#xuống mức thấp (Active LOW - 0V). - SoC phát hiện
CLKREQ_SSD2#ở mức LOW, tiến hành mở bộ dao động thạch anh nội vi để xuất cấp xung nhịp vi saiREFCLKp_SSD2/REFCLKn_SSD2(100 MHz). - Tín hiệu điều khiển
SSD2_PWR_ENtừ SoC/EC xuất ra mức cao (3.3V) đưa vào chân Enable của IC công tắc tải (Load Switch). - IC công tắc tải đóng tiếp điểm nội vi (RDS(on) ≤ 15 mΩ), đưa điện áp
+3.3V_RUNsang cấp nguồn+3.3V_SSD2cho SSD khởi động.
2. PHÂN TÍCH TRIỆU CHỨNG LÂM SÀNG VÀ KẾT QUẢ ĐO ĐẠC BAN ĐẦU
Thiết bị HP Victus 15-fb3116AX tiếp nhận trong tình trạng: Khe cắm M.2_1 (ổ cứng đi kèm theo máy NVMe 512GB) hoạt động hoàn toàn bình thường, boot Win nhanh, đọc ghi đúng chuẩn PCIe Gen4. Khe cắm M.2_2 lắp thêm bất kỳ SSD NVMe nào (đã test thử với Samsung 980 Pro, Western Digital Black SN770, Kingston NV2) đều không nhận trong BIOS/UEFI và không xuất hiện trong Disk Management hay Device Manager của Windows 11. Không có dấu hiệu cháy nổ, không vào nước, mainboard chưa qua sửa chữa.
[Bảng đo đạc điện áp và trở kháng tại khe cắm M.2_2 (J_SSD2) khi bật nguồn S0]
+-------------------------+--------------------+-------------------+---------------------+
| Chân tín hiệu / Nguồn | Điện áp lý thuyết | Điện áp đo thực tế| Trở kháng (Diode) |
+-------------------------+--------------------+-------------------+---------------------+
| Pin 2, 4, 70, 72, 74 | 3.30V DC | 0.00V DC (MẤT) | 0.425V (Normal) |
| (VCC +3.3V_SSD2) | | | |
| Pin 50 (PERST_SSD2#) | 3.30V DC | 0.00V DC | 0.510V (Normal) |
| Pin 52 (CLKREQ_SSD2#) | 3.30V (Unasserted) | 0.45V DC (BẤT THƯỜNG)| 0.120V (LỜI TRỞ) |
| | / 0V (Asserted) | | |
| Pin 47 (REFCLKp_SSD2) | ~0.4V - 0.8V AC | 0.00V AC | 0.380V (Normal) |
| Pin 49 (REFCLKn_SSD2) | ~0.4V - 0.8V AC | 0.00V AC | 0.380V (Normal) |
| Pin 67 (NC / PEDET) | GND / Floating | GND | 0.000V (Ground) |
+-------------------------+--------------------+-------------------+---------------------+Phân tích sơ bộ từ dữ liệu đo:
- Mất nguồn điện chính
+3.3V_SSD2: Chân 2, 4, 70, 72, 74 hoàn toàn không có điện áp (0V). Trở kháng đường nguồn này so với Ground đạt0.425V(đo ở chế độ Diode drop voltage) -> Khẳng định không bị chạm chập ngắn mạch (Short to GND) trên đường tải VCC M.2_2. - Sụt áp đường
CLKREQ_SSD2#(Pin 52): Khi chưa cắm SSD, đường này phải được kéo lên (Pull-up) mức+3.3V_RUNhoặc+1.8V_RUNqua điện trở treo. Đo thực tế chỉ đạt0.45V DCvà trở kháng đường tín hiệu này bị kéo tụt xuống mức0.120V(bình thường phải đạt trên0.550V). - Thiếu tín hiệu RESET (
PERST_SSD2#): Mất nguồn 3.3V kéo theo mạch Logic tạo tín hiệu Reset không hoạt động, SoC không giải phóng trạng thái Reset cho thiết bị ngoại vi.
3. BỎ MA TRẬN SCHEMATIC & BOARDVIEW: MỔ XẺ VI MẠCH CỐNG CHUYỂN MẠCH NGUỒN VÀ TÍN HIỆU TẬP TRUNG
Dựa vào sơ đồ nguyên lý (Schematic) Quanta G3LP, chúng ta phân tích trực tiếp hai cụm vi mạch trọng yếu đảm nhiệm chức năng vận hành khe M.2_2: Cụm IC Load Switch cấp nguồn và Cụm tạo/kéo tín hiệu CLKREQ#.
3.1. Phân tích mạch công tắc tải nguồn (Power Switch IC Circuitry)
Trên sơ đồ, nguồn +3.3V_RUN từ hệ thống được đưa vào chân IN của IC công tắc tải vi mạch Sipex/Exar SP2525A (hoặc linh kiện tương đương mã hiệu Richtek RT9715 / SGMICRO SGM2054 / AP22802 - Trên mainboard HP Victus đặt mã vị trí linh kiện là PU6201).
PU6201 (Sipex / Richtek Load Switch)
+---------------------------------+
| |
+3.3V_RUN ---------1| IN OUT 5|---------> +3.3V_SSD2
(Nguồn vào) | | (Cấp nguồn M.2_2)
| |
GND ---------2| GND NC 4|--- N/C
| |
| |
SSD2_PWR_EN --------3| EN/EN# |
(Tín hiệu mở) +---------------------------------+
|
PC6205 (10uF/6.3V) - Lọc nguồn raBảng thông số chân linh kiện PU6201 (SOT-23-5 Package):
Pin 1 (IN): Điện áp đầu vào+3.3V_RUN. Cần tụ lọc ngõ vào PC6201 (10µF/6.3V Ceramic MLCC) để triệt tiêu gợn sóng (Ripple voltage).
Pin 2 (GND): Nối đất hệ thống.
Pin 3 (EN - Enable): Chân kích hoạt đóng mạch. Để IC dẫn nguồn từ IN sang OUT, chân này phải nhận điện áp tích cực HIGH (≥ 2.0V). Tín hiệu này xuất phát từ chân GPIO_112 của AMD SoC qua điện trở đệm PR6202 (0 Ω).
Pin 4 (NC/FLG): Chân báo lỗi quá dòng (Over Current Flag - Open Drain) hoặc bỏ trống tùy biến thể IC.
Pin 5 (OUT): Điện áp đầu ra +3.3V_SSD2, cấp trực tiếp cho các chân VCC của khe M.2_2.
Kết quả đo sống tại các chân PU6201 khi Mainboard chạy:
Pin 1 (IN): Đo được3.32V DC -> Nguồn ngõ vào +3.3V_RUN chuẩn.
Pin 2 (GND): 0V (Thông mạch hoàn toàn với GND).
Pin 3 (EN): Đo được 0.00V DC -> Tín hiệu kích mở nguồn SSD2_PWR_EN từ SoC không xuất ra!
Pin 5 (OUT): 0.00V DC -> Mất nguồn ra do IC không được kích EN.
3.2. Phân tích nguyên lý tạo tín hiệu kích nguồn SSD2_PWR_EN và mối liên hệ với CLKREQ_SSD2#
Tại sao AMD SoC không xuất tín hiệu SSD2_PWR_EN (0V) để mở IC PU6201?
Trong kiến trúc AMD Power Management Framework (PMF), SoC sẽ kiểm tra trạng thái của đường tín hiệu kéo xuống CLKREQ_SSD2# trước khi ra quyết định cấp nguồn và phát xung Clock.
Sơ đồ liên kết tín hiệu giữa SoC, Khe M.2_2 và Mạch điều khiển:
+--------------------------------------------------------------------------+
| AMD SoC |
| |
| [GPIO_112] -----------------------------------> SSD2_PWR_EN (Signal) |
| | |
| [PCIe_CLKREQ2#] <----+ | |
+------------------------|--------------------------------|----------------+
| |
| v
+---------------+ +---------------+
| Mạch Pull-up | | PU6201 |
| +3.3V_RUN | | (Load Switch)|
| PR6210 (10k)| +---------------+
+---------------+ |
| v
+-------------------------> +3.3V_SSD2
| |
v v
+--------------------------------------------------+
| KHE M.2_2 (J_SSD2) |
| Pin 52: CLKREQ_SSD2# Pin 2,4,70,72,74 |
+--------------------------------------------------+Nguyên lý hoạt động chi tiết của chuỗi Sideband logic:
- Khi không cắm SSD ở M.2_2, đường
CLKREQ_SSD2#được kéo lên+3.3V_RUNqua điện trở treoPR6210(10kΩ - Khối 0402). Mức điện áp tại Pin 52 khe M.2_2 đạt ≈ 3.3V. SoC nhận biết không có thiết bị yêu cầu xung nhịp, duy trìSSD2_PWR_ENở mức Low (0V) để tiết kiệm điện. - Khi cắm SSD NVMe vào M.2_2, mạch nội vi trong SSD sẽ nối chân
CLKREQ#(Pin 52) xuống Ground (Active LOW). - SoC phát hiện điện áp tại chân
PCIe_CLKREQ2#giảm từ 3.3V xuống dưới0.4V(Logic 0 valid), SoC kích hoạt:
SSD2_PWR_EN (High - 3.3V) từ GPIO_112 đến Pin 3 của PU6201.
Bật bộ phát xung vi sai PCIe Differential Clock cấp cho Pin 47/49 của khe M.2_2.
Kích hoạt tín hiệu PERST_SSD2# nâng lên 3.3V để xả Reset cho SSD.
4. CHẨN ĐOÁN LỖI CHUYÊN SÂU & DÒ TÌM NGUYÊN NHÂN RỄ CÂY (ROOT CAUSE ANALYSIS)
Dựa trên logic vận hành đã phân tích, kỹ sư tiến hành khoanh vùng hai khả năng gây ra sự cố:
- Giả thuyết A: Điện trở Pull-up
PR6210(10kΩ) bị tăng trị số hoặc hở chân, kết hợp với tụ lọc nhiễu ESD trên đườngCLKREQ_SSD2#bị rò điện (Leakage Current), khiến điện áp bị lơ lửng ở mức0.45V(không đạt mức High 3.3V khi chưa cắm SSD, và SoC không ghi nhận được sự thay đổi trạng thái Logic Transition khi cắm SSD vào). - Giả thuyết B: IC công tắc tải
PU6201bị hỏng MOSFET nội vi bên trong (chập Gate-to-GND hoặc chập Drain-to-Source) làm xả điện áp điều khiển, hoặc bản thân đường mạch in (Trace) nối từ Pin 52 M.2_2 về SoC bị đứt ngầm/rò tụ ceramic ESD.
Tiến trình thực nghiệm kiểm chứng trên Bàn Kỹ Thuật:
Bước 1: Đo kiểm điện trở Pull-up PR6210
Tắt nguồn hoàn toàn, tháo pin, xả tụ. Dùng đồng hồ vạn năng Fluke 87V đo điện trở củaPR6210 (Vị trí cạnh khe M.2_2):
Giá trị danh định: 10 kΩ (± 1%).
Giá trị thực tế đo được: 148.5 kΩ -> Điện trở PR6210 đã bị gián đoạn/mục do oxy hóa hóa chất (Corrosion), làm tăng trị số gấp gần 15 lần!
Việc PR6210 bị tăng trị số lên 148.5 kΩ làm dòng kéo (Pull-up Current) bị suy giảm nghiêm trọng. Chỉ cần một dòng rò rất nhỏ cỡ vài Microampere (µA) trên đường mạch cũng đủ làm sụt áp đường CLKREQ_SSD2# xuống còn 0.45V.
[Mô hình sụt áp do điện trở PR6210 bị lỗi]
+3.3V_RUN ───[ PR6210: 148.5kΩ ]───┬─── Tín hiệu CLKREQ_SSD2# (Đo được 0.45V)
│
[ R_leak: ~23.5kΩ ] (Dòng rò qua Tụ ESD / Via mục)
│
GNDBước 2: Đo kiểm tụ lọc nhiễu ESD PC6212 và Vias đường tín hiệu
Tiến hành tháo tụPC6212 (Tụ gốm MLCC 10pF/50V mắc song song từ đường CLKREQ_SSD2# xuống GND để triệt nhiễu cao tần).
Sau khi tháo PC6212, đo lại trở kháng đường CLKREQ_SSD2# so với GND: Trở kháng tăng từ 0.120V lên 0.585V (Đạt giá trị chuẩn của SoC PHY I/O).
Kiểm tra tụ PC6212 ngoài mạch bằng đồng hồ đo LCR meter (Keysight U1733C):
Điện dung: 12 pF.
Trở kháng rò (DC Resistance): 22.4 kΩ (Tụ MLCC bị đánh thủng môi chất cách điện dẫn đến rò điện - Dielectric Breakdown Leakage).
Bước 3: Kiểm tra đáp ứng của IC công tắc tải PU6201
Để xác nhận ICPU6201 còn sống hay đã hỏng, kỹ sư tiến hành cưỡng bức tín hiệu EN (Manual Injection/Bypass Test):
Nhấc điện trở PR6202 để cô lập chân 3 (EN) của PU6201 khỏi SoC.
Dùng nguồn DCN (Bench Power Supply) cấp điện áp áp 3.3V dòng giới hạn 10mA trực tiếp vào Pin 3 (EN) của PU6201.
Đo điện áp tại Pin 5 (OUT): Xuất hiện chính xác 3.31V DC.
Cắm SSD NVMe thử nghiệm, SSD sáng đèn LED tín hiệu, điện áp 3.3V_SSD2 sụt áp dưới 15mV khi ghi dữ liệu -> Khẳng định IC Load Switch PU6201 còn hoạt động tốt, không hỏng phần công suất.
5. QUY TRÌNH PHỤC HỒI MẠCH ĐIỆN VÀ THAY THẾ LINH KIỆN VI MẠCH TẬP TRUNG (REWORK & REPAIR PROCEDURE)
Sau khi cô lập chính xác hai linh kiện hư hỏng là PR6210 (Điện trở Pull-up 10kΩ bị tăng trị số) và PC6212 (Tụ MLCC ESD bị rò DC), tiến trình phục hồi được thực hiện theo tiêu chuẩn IPC-7711/7721 tại phòng kỹ thuật VietITPro.
5.1. Thiết bị và vật tư chuyên dụng sử dụng trong ca sửa chữa:
Trạm khò nhiệt điều khiển vi xử lý: Quick 861DW (Đầu khò 4mm). Trạm hàn siêu nhiệt: JBC CD-2SHE với mũi hàn C210-002 (Mũi dao siêu nhỏ 0.2mm). Kính hiển vi quang học soi nổi: Olympus SZ61 (Độ phóng đại 45x). Mỡ hàn (Flux): Amtech NC-559-ASM-UV (Zero-Halogen, No-Clean). Thiếc hàn (Solder Wire): Asahi SAC307 (Không chì - Lead-Free, đường kính 0.3mm). Linh kiện thay thế chuẩn: 01 x Điện trở SMD 0402 10kΩ ± 1% (Tháo từ bo mạch Z230/HP EliteBook ZBook tháo đồ chuẩn). 01 x Tụ gốm SMD MLCC 0402 10pF 50V C0G/NP0 (Độ ổn định nhiệt cao).- Dây đồng cách điện phủ Vernis siêu mịn đường kính 0.02mm (Kynar Wire) để gia cố Via nếu cần.
``` [Sơ đồ bố trí linh kiện khu vực M.2_2 sau khi hoàn thiện sửa chữa]
[ PU6201 ] (SOT-23-5) +----------+ | 1 2 3 | <--- Pin 3 nhận SSD2_PWR_EN (3.3V) | 5 4 | +----------+ | +---> [ PC6205 ] (Tụ lọc 10uF) ---> Cấp điện +3.3V_SSD2 (Pin 2,4,70,72,74)
+3
